

LABORATÓRIO DE SISTEMAS DIGITAIS – TURMA PN 2
PROJETO RTL: JOGO DE REFLEXO EM FPGA (DE10-Lite)

Alunos: Isabel Gomes e Luis Filipe Tieres

Data: 05/06/2026

ETAPA 1 – PARTE 2: ESPECIFICAÇÃO DO SISTEMA

1. Descrição de Entradas, saídas e registradores

ENTRADAS			
Nome	Tipo	Tamanho	Função
CLOCK_50	std_logic	1bit	Clock principal de 50MHz
KEY[1]	std_logic	1bit	Botão de Start

SAÍDAS			
Nome	Tipo	Tamanho	Função
LED[9-0]	std_logic_vector	10bits	Indica o estímulo ou o erro
HEX0-HEX5	std_logic_vector	7bits cada	Exibição dos valores numéricos (pontuação) no display

REGISTRADORES			
Nome	Tipo	Tamanho	Função
reg_time	unsigned	32bits	Armazena o tempo da rodada
reg_record	unsigned	32bits	Armazena o menor tempo (recorde)
reg_counter	unsigned	32bits	Contador geral
reg_state	std_logic_vector	4bits	Armazena o estado da SFM